SDRプロジェクトの歩み
とある会合で、大先輩から「FPGAはやめたんですか?」と聞かれました。お恥ずかしい。
全然やめたつもりはないのですが、DSPベースのSDRだけでも目の前にやるべきことが山積しており、あまりに楽しくてうれしい悲鳴を上げています。プロジェクトを開始してからまもなく3年ですが、その間、
- TOPPERS/JSPをVisualDSP++からbfin-elf-gccにバックポート
- Eagle CADの購入と習得
- Rebun PCBの設計、発注、組み立て
- オシロスコープ購入
- PizzaFactory / Eclipseの習得
- JTAG SPI Flash Programmer( Asagao )の開発
- Ukifune PCBの設計
と、亀の歩みなりに充実していました。FPGAがいつ射程に入ってくるのか定かではありませんが、向こう5年くらいは退屈しそうにありません。今年はアイデアとして持っているアルゴリズムをSciLabで検証したり、SkyEyeで動かしてみたりといったことにも挑戦したいです。