かねてからの計画だったソフトウェア無線機の心臓部を組んでみました。信号系は以前考察したとおり(id:suikan:20051010)で、PPI部は実装せずにダミーの455KHz USB信号を入力します。 必要MISP数は思ったよりずっと大きくて100MIPS前後です。これは、EZ-KIT L…

デシメーターはタップ数に拠らず動作するように気をつけて作ったにもかかわらず、タップ数が奇数のときに問題が生じました。おかしいなぁと思ってよく見ると、不具合が出るのはFIRフィルタ部ではなく、先頭のコピー部でした。 こりゃうっかりだ。

CVSに小さな変更を適用しました。 イベントのジャンプ先の名前変更 EVTからのジャンプ先のラベルはivXXhandlerでしたが、これをivXXEntryに変更しました。ITRONの割り込みハンドラと名前がぶつかって紛らわしいためです。実行コードの変更はありません。 読…

GPLベースのフリーのBlackfinシミュレーターです。 http://www.skyeye.org/index.shtml もともとはARMのシミュレータのようですが、最近Blackfinにも対応した模様。GDBのスタブとして働くので気楽に使えそうです。少しいじってみましょうか。

少し前に最適化方法を思いついたデシメーター（ダウンサンプラ）を実装しました。VisualDSP++のfir_decima_fr16()は1tap/cycleのFIRフィルタをコアに使っていますが、工夫して2tap/cycleのFIRフィルタを使いました。そのため倍速で走ります。一方で係数配列…

やっぱりFPGA ExtenderじゃなくてEZ-Extenderのほうがいいなと傾きつつあります。確かにバスバッファとか配線は面倒ですが、一方でたかがデコーダーとバスバッファにFPGAというのは大げさな気がします。

電子工作リングに参加しました。 #さ、会社行こう。

Analog DevicesのメルマガでFPGA EZ-Extenderが紹介されています。EZ-KIT Liteの拡張基板ですね。 FPGAは苦手なのですが、ちょっと調べてみました。 Xilinx Spartan 3 XC3S1000 2MB SRAM メモリバス、PPI, SPORT, SPI, TWI等を接続 $225 100万ゲートのFPGAで…

私が主に遊んでいるのはオーディオ関係ですが、たまには画像で遊んでみたいですね。せっかくTOPPERS/JSPがあるのですから、面倒なDMAの処理を全部おっかぶせてしまえばそれほど難しくないのではないかと思っています。 たとえばフレーム間の差分をとって動体…

VisualDSP++4.0のデシメーターは、SIMD化されていません。そこで頭をひねってSIMD化する方法を考え付きました。「Blackfin(ADSP‐BF533)活用ハンドブック―RISCマイコンとしても使えるDSP (DSP活用シリーズ)」の12章で説明されているマルチチャンネル化を行う…