UniPhier

日経エレクトロニクスの2004.10.11にUniPhireの特集が組まれています。松下のUniPhierは同社の今後のメディア製品の共通プラットフォームとして開発されたアーキテクチャーです。
基本となるのはチップレベルでのマルチ・スレッド実行に対応した汎用CPUコアIPPと、そのメディア・アクセラレータとなるDPPおよびアクセラレーター回路です。DPPとアクセラレーターはオプションとなっており、アプリケーションの性格によって性能重視かコスト重視かを選択できます。
要求演算ビット長が8/16に会わないときに実行効率が問題になるDSPに比べて、アクセラレータを押し出すのはうまい方法です。これはTIを始めとするSoCベンダーがよくやる方法です。デジカメなんかだとアクセラレータの横にちょこんとプロセッサを搭載したASICが使われますが、DPPによってメディア演算部もある程度再利用性を狙いたいといったところでしょうか。
IPPが提供するマルチ・スレッディング機能(VMP : Virtual Mult Processing)の詳細は不明です。しかしなんとかく、以前LON WorksのEcheronチップが採用していたマルチタスク機能を思い出します。三段パイプラインプロセッサに三つのコンテキストを持たせることで、三つのタスクの命令ストリームを一切ストールさせずにまわす方法でした。ロード・ストアが少し難しくなりますが、メモリーさえパイプライン化できれば非常に電力効率の高いプロセッサを作ることができます。